TSMC A14で1.4nm時代へ——半導体微細化の最前線

半導体ファウンドリ最大手TSMCが、次世代プロセスノード**「A14」（1.4nm級）の技術詳細を公開した。2027年後半のリスク量産開始を見据え、GAA（Gate-All-Around）ナノシート構造、裏面電力供給（BSPDN）、High-NA EUVという3つの革新技術を統合する。トランジスタ密度は約450 MTr/mm²**に達し、現行N3の約1.8倍。Apple、Nvidia、AMDといった主要顧客がすでにA14での設計を進めていると報じられている。

半導体の微細化は「もう限界」と言われ続けて久しいが、TSMCは物理法則の壁を技術で突破し続けている。A14は何を変えるのか。本記事では技術アーキテクチャ、競合比較、産業への影響を詳しく解説する。

A14の技術アーキテクチャ

A14は、TSMCのプロセスノード命名体系が「Nxx」から「Axx」に変わった最初のノードだ。「A」はAngstrom（オングストローム、0.1nm）を意味し、1.4nmが14オングストロームに相当することから「A14」と名付けられた。

以下の図は、A14の3つの柱となる技術要素を示しています。

GAAナノシート構造

A14はTSMCにとって第2世代のGAAノードとなる。N2で初めてGAAを導入し、A14ではそれを進化させる。

従来のFinFETでは、フィン（ヒレ状の突起）の高さや幅を変えることで電流量を調整していたが、微細化が進むとフィンのサイズ制御が極めて困難になる。GAAでは**ナノシート（薄いシート状のチャネル）**を積み重ね、ゲートが四方からチャネルを包み込む構造を採る。

A14のGAAは以下の進化点を持つ：

• 4段ナノシートスタック: N2の初期が3段だったのに対し、4段に増加。駆動電流が約15%向上
• チャネル幅の可変設計: 同じノード内でシートの幅を変えることで、高性能コアと低消費電力コアを最適化
• コンタクト抵抗の改善: 新しい金属材料（ルテニウム系）により、微細配線の抵抗増大問題を緩和

裏面電力供給（BSPDN）

N2世代ではオプション扱いだったBSPDNが、A14では標準仕様となる。ウェハの裏面に電力供給配線を配置することで、表面の信号配線の密度を大幅に向上させる。

BSPDNの効果をN2と比較すると：

• 同電力での性能: 約5%向上
• 同性能での消費電力: 約15%削減
• チップ面積: 同機能で約8%縮小
• IR-drop（電圧降下）: 約30%改善

特にIR-dropの改善は大規模AIチップにとって重要だ。数百億トランジスタを搭載するGPUでは、チップ中央部への安定した電力供給が性能のボトルネックになる。BSPDNはこの問題を根本的に解決する。

High-NA EUV

A14はASMLの次世代露光装置TWINSCAN EXE:5000（High-NA EUV、開口数0.55）を一部レイヤーに使用する初のノードとなる。

従来のEUV（NA 0.33）と比較して：

• 解像度: 約1.7倍に向上（8nm→5nm未満のパターン）
• プロセスウィンドウ: マルチパターニングの回数を削減
• スループット: 初期は低いが、改善ロードマップあり

ただしHigh-NA EUVの装置は**1台約4億ドル（約600億円）**と極めて高価で、これがウェハコスト上昇の主因となる。

プロセスノード世代間の性能向上

以下の図は、TSMCのN5からA14までの性能進化を示しています。

競合ファウンドリとの比較

項目	TSMC A14	Intel 18A	Samsung 2nm GAA	TSMC N2
トランジスタ密度	~450 MTr/mm²	~350 MTr/mm²	~300 MTr/mm²	~350 MTr/mm²
量産開始	2027年後半	2026年後半	2026年 (予定)	2025年後半
GAA世代	第2世代	第1世代	第1世代	第1世代
BSPDN	標準搭載	搭載	なし	オプション
High-NA EUV	一部使用	一部使用	なし	なし
推定ウェハ単価	$25,000以上	$18,000〜20,000	$16,000〜18,000	$22,000
主要顧客	Apple, Nvidia, AMD	Intel自社, Microsoft	Qualcomm (一部)	Apple, MediaTek

TSMCの優位性はトランジスタ密度と量産実績の蓄積にある。Intel 18Aが先に量産を開始するが、密度ではA14が大きくリードする。重要なのは、ファウンドリビジネスは「最先端ノードの歩留まり安定性」が信頼を左右するという点だ。TSMCはN3で培ったGAAの量産ノウハウをA14に活かせるアドバンテージがある。

主要顧客の動向

Apple

AppleはTSMCの最大顧客であり、A14を最初に使用する「ファーストムーバー」になると見られている。2028年のiPhoneに搭載されるA20チップ、およびMac向けM6チップがA14で製造される見通しだ。

Apple SiliconはN3での成功によりTSMCとの関係を深めており、A14でも最優先で生産キャパシティを確保している。

Nvidia

NvidiaはAIアクセラレータの次世代モデルにA14を使用する計画だ。現行のBlackwell（TSMC N4）→Rubin（N3P予定）の次世代で、より大規模なダイサイズを実現するためにA14の高密度が必要になる。

AMD

AMDはZen 7アーキテクチャでA14を採用する可能性が高い。Zen 5（N3）→Zen 6（N2予定）に続く世代で、サーバー向けEPYCの競争力維持にA14の電力効率が重要になる。

コスト構造の変化——$25,000超のウェハコスト

A14の推定ウェハコストは**$25,000以上**（約375万円）で、N5の$16,000から約60%上昇する。この劇的なコスト増には以下の要因がある：

1. High-NA EUV装置の償却費: 1台約4億ドルの装置コストがウェハ単価に転嫁
2. 工程数の増加: EUVレイヤーが約30層に達し、処理ステップが増加
3. 歩留まりリスク: 新ノード初期は歩留まりが低く、良品チップあたりのコストがさらに上昇

このコスト構造は「A14を使えるのは、大量に売れるハイエンド製品だけ」という現実を意味する。スマートフォンのフラッグシップSoC、データセンター向けGPU、ハイエンドPC向けCPUに限定され、ミッドレンジ製品はN3やN2に留まる。

日本への影響

装置メーカーへの恩恵

TSMCのA14量産は、日本の半導体製造装置メーカーにとって大きなビジネス機会だ。

• 東京エレクトロン: エッチング装置、成膜装置でTSMCの主要サプライヤー。A14のGAAプロセスで新型装置の受注増加
• SCREEN HD: 洗浄装置でシェア圧倒的。工程数増加に比例して受注増
• レーザーテック: EUVマスク検査装置で世界独占。High-NA EUV対応の新型検査機で売上拡大
• ディスコ: BSPDN向けウェハ研削・研磨装置で新たな需要

Rapidusへの示唆

TSMCがA14で2027年量産を目指す一方、日本のRapidusは同時期に2nmの量産を計画している。技術世代で1世代の差がある。ただしRapidusの戦略は「TSMC並みの最先端」ではなく「少量多品種の柔軟なファウンドリ」であり、直接競合ではない。それでもA14の技術水準は、Rapidusが到達すべき最終目標の指標になる。

クラウドサービスへの波及

A14ベースのサーバーチップが2028〜2029年に登場すれば、AWSやGoogle Cloudのインスタンス性能は現行比で大幅に向上する。特にAIワークロードでの電力効率改善は、クラウドの1時間あたりの推論コスト削減に直結する。日本のAIスタートアップにとっても、より安価に大規模AIを運用できる時代が近づいている。

まとめ——1.4nmが切り拓く次の10年

TSMC A14は、半導体微細化の「次の10年」を定義するプロセスノードだ。GAA第2世代、BSPDN標準搭載、High-NA EUVの導入という3つの技術革新により、現行N3から密度1.8倍、電力効率65%向上を実現する。

今後のアクションステップ：

1. 半導体投資家: TSMCの2026年後半の決算でA14のリスク量産進捗を確認。装置メーカー（東京エレクトロン、レーザーテック）の受注動向も併せてウォッチ
2. チップ設計エンジニア: A14のPDK（プロセスデザインキット）公開時期を確認し、GAAナノシート向けの設計手法を学習開始
3. クラウドユーザー・AIエンジニア: A14ベースのサーバーチップは2028年以降。それまではN3/N2ベースのインスタンスを活用しつつ、次世代での大幅なコスト効率改善を計画に織り込む

半導体の進化は止まらない。A14はその最前線であり、スマートフォンからAIデータセンターまで、すべてのコンピューティングの性能を底上げする基盤技術だ。